国王金融官网

上周，众多芯片领域的主要人物齐聚旧金山，为了加入全球最主要的芯片领域聚会ISSCC 2023。今年是第七十届ISSCC聚会，其主题是“半导体电路设计创新70年”（Building on 70 years of innovation in solid-state circuit design）。已往的70年是半导体芯片行业突飞猛进的70年，而到了今天，芯片领域下一个创新的时机在那里呢？在今年ISSCC的主旨演讲（Plenary）以及聚会揭晓的论文中，我们以为焦点要害词就是“系统级创新”（system inovation）。

在AMD的CEO Lisa Su带来的主旨演讲“Innovation for the next decade of compute efficiency“（下一个十年盘算效率的创新）中，Su提到了AI应用的突飞猛进，以及它给芯片带来的需求。随着以ChatGPT为代表的大语言模子（LLM）逐渐盛行，AI模子的参数目指数级上升，而响应地对于盘算芯片和内存的需求也在快速提升，然则现在芯片的效率并不足以知足模子的需求。凭证现在盘算效率每两年提升2.2倍的纪律，预计到2035年，一个超级盘算机需要的功率可达500mW，相当于半个核电站能发生的功率。显然，为了知足这样的盘算需求，盘算效率的提升需要远远跨越每两年2.2倍，而为了实现这样的效率提升，系统级创新是最要害的思绪之一。

在另一个由欧洲最著名三个的半导体研究机构IMEC/CEA Leti/Fraunhofer带来的主旨演讲中，系统级创新也是一个焦点要害词。该演讲中提到，随着半导体工艺逐渐靠近物理极限，新的应用对于芯片的需求也必须要从系统级思量才气知足，而且提到了下一代智能汽车和AI作为两个尤其需要芯片从系统级创新才气支持其新需求的焦点应用。

什么是系统级创新？

我们看到，系统级创新在本届ISSCC最主要的主旨演讲中被频频提起，那么什么是系统级创新呢？现在的共识是，系统级创新就是从整体设计的上下游多个环节协同设计来完成性能的提升。在系统级中，上游手艺包罗应用软件，算法，系统架构，元器件需求等，而这些上游的需求最后会反映到芯片的需求中，包罗芯片的设计，半导体器件的设计，以及半导体工艺的设计等。

在已往的设计中，性能提升往往只是体现在一个维度中，例如电路设计的乐成尺度是数字电路时钟频率能不能跑得够快，模拟电路能不能带宽做到更大等等。而在系统级创新中，性能提升不仅仅是由该手艺层面的设计改善实现，更主要是由上游应用、算法和系统刷新而且由电路、器件和工艺层面的设计知足这些需求，来完成整体性能的提升。

Lisa Su在演讲中给出了一个系统级创新的一个经典案例，就是在人工智能模子算法层面通过优化从而可以使用一些创新的数制（例如16位浮点数BF16或8位浮点数FP8），同时在电路层面通过对这些算法层面优化给予支持，最终实现盘算层面数目级的效率提升。相比传统的32位浮点数（FP32），新的BF16可以提升10倍以上的盘算效率，而FP8则可以将盘算效率提升30倍之多。这也是系统级创新的威力：凭证传统思绪，若是电路设计仅仅停留在电路的维度，只是思量若何进一步优化FP32盘算单元的效率，无论若何也难以实现数目级的效率提升。这也是为什么在新应用对于芯片性能提出异常激进的性能需求的时刻，芯片行业需要从系统级的头脑来知足这样的需求的缘故原由。

作为系统级创新支柱的半导体手艺

如前所述，半导体芯片的设计需要思量系统级创新，才气知足新的应用对于芯片性能提升的需求。从另一层面，在这样的系统级创新中，有一些主要的半导体手艺将会成为焦点的支持，因此在系统级创新成为焦点手艺演进动力的今天，这些半导体手艺将会变得格外主要。

我们以为，系统级创新意味着整体芯片系统会变得加倍庞大：这里的庞大意味着系统中会有更多的芯片（这也包罗了把一块大芯片拆分成多个小的芯片粒），因此这就需要能以一种天真的方式支持这样的多芯片系统，同时能提供性能和效率的显著提升。一旦半导体手艺能提供这样的平台来支持这样的庞大系统，那么系统级设计就有了更大的设计空间，从而为系统级创新提供强有力的支持。

对于这样的庞大芯片系统提供高效支持的半导体手艺首先是高级封装手艺。使用高级封装手艺，可以把庞大芯片系统以高效的形式集成在一个封装内，而且提供异常高的通讯带宽，因此可以为系统级芯片创新提供支持。例如，高级封装可以把传统的片上缓存（cache）和处置器芯片以芯片粒的形式集成在一起，这样就大大削减了半导体工艺对于cache容量的限制，从而为系统设计提供了更大的设计空间，而这样的设计（3D V-Cache）已经被证实可以显著改善处置器的性能而且AMD已经在产物中使用。在未来，我们可望会看到更多的设计。

另一个与之相关的主要手艺是IO接口手艺，即能够进一步改善芯片之间互联的传输速率和效率。在Lisa Su的主旨演讲中，除了高级封装可以提升封装内芯片数据互联带宽之外，另外一个主要的维度是中长距离数据互联，用于在多个芯片系统之间以及在多台服务器之间高速高效地通报数据。这样的IO接口手艺的演进可以大大削减系统中各个组件之间相互通讯的开销，从而实现高效率的庞大芯片系统。在中距离（芯片之间）的数据互联角度，超高速SerDes手艺将会成为未来的主要支持手艺。在今年的ISSCC上，Nvidia也公布了其用于芯片封装间互联的NvLink-C2C手艺，可以实现高达40Gbps/pin，而且已经用在了其下一代GPU系统（Hopper）中，可见数据互联手艺的主要性已经成为了芯片巨头的共识。

而在长距离互联上，光互联手艺可望会成为手艺演进的主要偏向，其传输距离可达10m到2km，而且传输能量开销可以很低（<1pJ/bit）。在这个领域，需要把光传输收发模组和盘算芯片很慎密地集成到一起（例如使用co-packaged optics手艺），未来我们预计在手艺方面也会有较快的演进。

综上，我们以为系统级创新已经成为了芯片行业性能提升的主要动力。系统级创新既包罗了思量系统上游（如算法和应用）的电路设计以实现性能和效率数目级的提升，也包罗了新的半导体手艺平台（如先进封装和IO手艺）以为系统设计提供更多的设计空间。系统级创新为芯片提供的新时机值得我们期待。